## ① 日本国特許庁 (JP)

①特許出願公開

# ⑫公開特許公報(A)

昭60-26991

MInt. Cl.4

3/30

9/30

G 09 G

G 09 F

識別記号

广内整理番号

6940-5C

6615-5C

**43公開 昭和60年(1985)2月9日** 

発明の数 1 審査請求 未請求

(全 3 頁)

**❷EL表示装置** 

爾 昭58—136191

创特 **22**出

顧 昭58(1983)7月26日

**⑫発明 者関口忠** 

佐野市下羽田1246の2

⑪出 願 人 関口忠

佐野市下羽田1246の2

**郊代 理 人 弁理士 清水定信** 

1. 発明の名称

EL表示装置

2 特許請求の範囲

爾素回路を持つた単位セルをマトリクス状に配 設してなるEL表示装置に於いて、単位セルに上 記画衆回路すたはその一部を複数組並設したこと を特徴とするEL表示装置。

3. 発明の詳細な説明

本発明は複数の単位セルをX-Yマトリクス状 に並べたEL表示装置に関する。

EL表示装置の影動方式としてX-Yマトリク ス方式が広く実用されているが、その単位セルを 走査して図形表示するのに、線版次走査方式が採 用されて、表示パネルの輝度を均一化する機にな

そしてとの輝度を向上する単位セルとして、 M OS型PETのICが広く用いられ、とれの駆動 回路も僅か数チップのICやLSIを使用するの みとなり、この結果、単位セルかよびこれ表示パ

1

ネルの小形化、省電力化が図られる様になつてい

第1回はかかるEL表示装置の単位セルを具体 的に示すものである。

同図に於いて、X . X . ... Y , Y : ... Z , . 2.… 付単位セルを駆動する電源を得るためのマ トリクス電板であり、X,·X。はゲートパスとし . て信号を供給し、Y,Y。 はドレンパス、Z, Z。 はパワーパスとして作用する。また、1は複数の 単位セルで、冬セル1はX,,Y,、X,,Y,、… の 一組ずつのマトリクス電極を有する。

**単に、上記各セルーは次の様な画素回路によつ** て複成されている。

先す、2はMOS型FETで、このFETのゲ -トGはマトリクス電極X, に接続されているo 3 はコンデンサであり、これの一端がFET2の ソースSに接続され、さらに他端が接地されてい る。また、ドレンDはドレンパスとしての電極Y, 化接続されている。

4は他のMOS型FETで、これのゲートSは

FET2のソースSに接続され、ドレンDは接地 されている。また、とのFET4のソースSと電 概2, どの間には、EL弟子 5 が接続されている。 尚、他の単位セル1も同様の接続となつている。

かかるEL表示転職では、線順次走査方式によ つて走奇が行われ、領極者。に例えば10Vの他 圧が加えられると、FET2がオンになり、Y, ~Yn に加えられた電圧により、(X,,Y,~Y,~Y,) に対応するコンデンサるが充電(または放電)さ れ、これによつて他のFET4をオン(またはオ ァ)にして、上記のEL衆子5を発光(または硝 光)させる。次に、電極X, に印加されている軍 圧が電極X,に移されると、FET2はオフにな り、コンデンサ3に蓄わえられていた亀荷が保持 され、この画案の参光状態はメモリされる。 こう して各セル1どとの画案が集まつて一つの文字。 図形等を光表示することとなる。

しかしながら、かかる面衆回路は単位セル1と とに一組だけ設けられ、この回路中の一部例えば FET2・4に支障が生じると、その画点が白ノ

がMOS型FET、5AがEし素子であり、これ らが前記の画素回路に対し、各電極X、Y、Z、 に互いに並列に接続されているo

かかる楔成になる二組の面楽回路を並設したE し表示装置では、電気的または機械的ショックを 受けるなどして、いずれかの組のMOS殻FET 2 すたは 2 A、コンデンサるまたは 3 A、MOS 型FET4または4A、EL架子5または5Aが 破損した場合でも、破損がない想の画衆回路を用 いて、所期の表示機能を果すため、画像の上記久 陥などを有効にむ止できる。

また、画紫回路をさらに多数組用意すれば、上 記画像の火船の生じる罹率を更に小さく抑えると とができる。

との場合に於いて、電気回路的には、上記画案 回路の全く向一のものを並列接続することのほか に、特に破損の罹塞の高い回路累子例えばMOS 型FET2のみに、もう一個または複数個のMO S型FETを並列接続することができるo この様 にすれば、経費節波の効果が得られる。

イズや黒ノイズとなつて、画面の一部化欠陥部を 生じ、ディスプレイとしての商品性を署るしく患 化するという問題があつた。

本条明けかかる従来の問題点に着目して成され たものであり、単位セルどとに画案回路すたはそ の一部を複数組並設するととによつて、これらの 一种が故障で至つても、画面の欠陥を完全に防止 する撥がしたEL表示装置を提供するものである。

以下に、本発明の実施例を図画について具体的 に説明するo

第2回は本発明に於いて単位セル11を示し、 同一の画素回路を二組備えてなる。同図に於いて、 X,・Y,・Z,は上記したものと同一のマトリクス 軍極であり、これにけ車位セル11の下記の如き 画素回路が設けられている。

同凶に於いて、2、3、4、5はそれぞれ第1 図に示したものと結線が同一のMOS型FET、 コンデンサ、MOS型FETおよびEL素子であ る。また、2Aはもう一組の画素回路を構成する MOS型ドET、3Aが同じくコンデンサ、4A

なか、上記画素回路は一個も複数個も経費上途 いが殆んどなく、従つてコストの上昇を招くこと なく、表示動作の安定性、信頼性を確保すること ができるものである。


以上詳細に説明した機に、本発明によれば、画 素回路を持つた単位セルをマトリクス状化並設し てなるEL表示装置に於いて、単位セルに上記面 素回路すたはその一部を複数組並設したととによ つて、単位セルの故障罹率を小さくするととがで き、表示される面像の欠陥を有効に防止すること ができるものである。との結果、きれいな画像表 示が約束される。

#### 4. 図面の簡単な説明


部1図は従来のEL表示装置の画素回路図、第 2 図は本発明の一実施例を示す画案回路図である(

- 1.11…単位セル
- 2. 2 A ··· M O S 数 F E T
- 3 . 3 A … コンデンサ
- 4.4A…MOS型FET
- 5.5A…EL架子

### 第 | 図



第 2 図



### 手 統 補 正 魯

昭和58年9月30日

特許庁 長官 若杉和夫 殿



1. 事件の表示

昭和58 年 特 許 顯第136191 号

- 2. 発明の名称 EL表示装置
- 3. 補正をする者

事件との関係 特許 出顧人

4. 代 理 人

生 所 東京都中央区銀座 5丁自9番13号 中村ビル 電話(573)4258 氏 名 (6617)弁理士 清 水 定 售

- 5. 補正命令の日付 自発補正
- 6. 補正により増加する発明の数
- 7. 補正の対象

明細書の「発明の詳細な説明」の欄

8. 補正の内容 別紙の通り

- (1) 明細書第1頁第20行目に、「およびこれ」と ある記載を「およびこれを組み合せた」と訂正す るo
- (2) 同じく、第4頁第19行目に「ZA」とある記載を「2A」と訂正する。
- (3) 同じく、第5頁第18行目に「FET2」とあるを「FET2,4」と訂正する。
- (4) 向じく、第5頁第20行目の「・・・効果が得られる。」とある記載の次に、下記の事項を加入する。「また、必要に応じて、上記コンデンサるおよびEL案子5にそれぞれ各一のコンデンサおよびEL案子を並列することによつても同様の目的を達成できる。」